

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平5-14397

(43)公開日 平成5年 (1993) 1月22日


(51) Int. Cl. ⁵	識別記号	識別記号 庁内整理番号			技術表示箇所	
H04L 12/48	•					
H04Q 3/52	10I Z	9076-5K	•			
11/04						
		85 2 9-5K	HO4L 11/	/20 Z		
		9076-5K	H04Q 11,	/04 R		
		審查請求	未請求 請求項の	0数6 (全 11 頁)	最終頁に続く	
(21)出願番号	特願平3-182946	,, -	(71)出願人	000005223		
				富士通株式会社		
(22)出顧日	平成3年(1991)6月2	7日		神奈川県川崎市中	原区上小田中1015番地	
			(72)発明者	山下 治雄		
				神奈川県川崎市中	原区上小田中1015番地	
				富士通株式会社内		
			(72)発明者	篠宮 知宏		
				神奈川県川崎市中	原区上小田中1015番地	
	•			富士通株式会社内		
			(72)発明者	石原 智宏		
					原区上小田中1015番地	
				富士通株式会社内		
			(74)代理人	弁理士 茂泉 修	司	
					最終頁に続く	

(54) 【発明の名称】ATMセルの方路振り分け用スイツチ

(57)【要約】

【目的】 ATM伝送方式により複数の入力線からのセルを、所望の一つの出力線に出力させるATMセルの方路振り分け用スイッチに関し、バッファ長を長くせず、また内部処理速度を上昇させないようにすることを目的とする。

【構成】 各スイッチエレメントにおける各入力線に対応してセルを滞留させるパッファに滞留したセル数を全体説出制御部で監視して該セル数に対する複数の閾値と比較し大きい方の閾値を越えたパッファから順にセルを読み出すように構成する。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 ATM伝送方式により複数の入力線からのセルを、所望の一つの出力線に出力させるATMセルの方路振り分け用スイッチにおいて、

各入力線に対応してセルを滞留させるパッファを含むスイッチエレメント(SW-11~SW-NN)と、

該バッファに滞留したセル数を監視して該セル数に対する複数の閾値と比較し大きい方の閾値を越えたバッファから順にセルを読み出す全体読出制御部(CNT)と、

を備えたことを特徴とするATMセルの方路振り分け用スイッチ。

【請求項2】 該全体説出制御部(CNT) が、各関値を越えたバッファが複数個在るとき、該バッファ間で順送りでセルを読みだすと共に一つの閾値におけるセルの読出が所定数を越えたときにはその閾値以下の閾値のバッファから少なくとも1回は読出を行うことを特徴とした請求項1に記載のATMセルの方路振り分け用スイッチ。

【請求項3】 該全体読出制御部(CNT) が、空き状態の バッファを飛ばして読出を行うことを特徴とした請求項 1又は2に記載のATMセルの方路振り分け用スイッチ。

【請求項4】 該全体流出制御部(CNT) が、特定のバッファに対しては、セルの読出頻度に重み付けを有していることを特徴とした請求項1乃至3のいずれかに記載のATMセルの方路振り分け用スイッチ。

【請求項5】 該全体説出制御部(CNT) が、特定のセル 挿入要求がある場合には、この要求が維持されている期 間中、各バッファからの読出を禁止し、該出力線に該特 定のセルを送出することを特徴とした請求項1乃至4の いずれかに記載のATMセルの方路振り分け用スイッ チ。

【請求項6】 該全体読出制御部(CNT) が、該出力線へのセル流量制御要求がある場合には、最大の連続有効セル数(Nmax)を定義し、読み出す連続有効セル数がこの最大値を越えないように読出を禁止することを特徴とした請求項1乃至5のいずれかに記載のATMセルの方路振り分け用スイッチ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はATMセルの方路振り分け用スイッチに関し、特にATMクロスコネクト装置におけるATMセルの方路振り分け用スイッチに関するものである。

【0002】広範囲なマルチメディアサービスを目指す 高速・広帯域統合網(B-ISDN)の実現技術として 最近、ATM(Asynchronous Transfer Mode:非同期転送 技術)ネットワークの研究が活発に行われており、この ATMネットワークは、ヘッダ部(5バイト)とペイロ ード部(48バイト)とで構成されたセル形式で全ての 情報を統一して多くのノード、即ちATMクロスコネク 2

ト装置間のバスを非同期伝送するもので、STM(Synch ronous Transfer Mode: 同期転送技術) ネットワークと 比較してタイムスロット割り当て処理の手間が無くなる ため、分散処理制御に適合しており、柔軟性に富んだ多重化伝送が可能となる。

【0003】そして、かかるATMネットワークにおいては、各クロスコネクト装置間にリンク(高速伝送路)が張られ、更に同じ番号で示された任意の一組の端末装置(CPE)間にVP(Virtual Path)と呼ばれる割り当10 て経路(パス)が設定されることとなる。

【0004】そして、このようなネットワークにおいてセルが所望のVPを経由して流れるためには、セルのヘッダ部にVPを識別するための12ビットのVPI(VirtualPath Identifier)なる識別番号領域を設け、各リンク毎に異なるVPI値をとるように、各クロスコネクト装置内にVPを設定するためのクロスコネクト情報とVPIとの対応関係を表したマップが用意され、各クロスコネクト装置ではこのVPIを見てセルの振り分けが行われる。

20 【0005】従って、このようなセルの振り分けは、A TMクロスコネクト装置の動作速度に関係して来るの で、できるだけ効率的に行う必要がある。

【従来の技術】図9には、従来から知られているATM

[0006]

クロスコネクト装置が示されており、端末装置又はATMクロスコネクト装置からの入力セルを多重化部(MUX)3でN個のセルに多重化し、それぞれVPI変換部 11~1 m で各セルのVPIを次のリンクに対するVPIに書き替え、該書き替えられたVPIに対応したスイ30 ッチ2の入力線に送られる。スイッチ2では、各セルのヘッダ情報に基づいて対応する出力線からセルを振り分けて出力させ、この出力線からのセルは分離部(DMUX)4で分離されて隣接したATMクロスコネクト装置へのリンク又は通信装置へ送られることとなる。

【0007】図10には、上記の各VPI変換部11~ 1xの構成例が示されており、入力セルのヘッダ情報 (12ビット)はVPIテーブル11に送られると、こ のテーブル11は新たなVPIに変換し、遅延部12を 通ったその他のデータと共にセレクタ(SEL)13で 40 合成されて出力される。

【0008】また、図11には上記のスイッチ2の構成例が示されており、N本の入力線とN本の出力線とをN²個のパッファメモリ(例えばFIFOメモリ)BM11~BMnnを用いてマトリックス構成し、各クロスポイントにはセル中のVPIの判定部JD11~JDnnが設けられている。そして、この判定部JD11~JDnnにおいて、入力線からのセルのVPIに基づいて対応する出力線を検出して制御部(図示せず)からの書込制御により該VPIに相当するクロスポイントのバッファメモリに50そのセルを一旦書き込み、更に該制御部からの読出制御

出を行うことにより効率的な読出動作を実現することが できる。

により、書き込んだセルを所定の順番で読み出して対応 する出力線から出力させるようになっている。

[0009]

【発明が解決しようとする課題】このようなATMセルの方路振り分け用スイッチにおいて、バースト的なセルが到来するトラヒックに対してもセル廃棄を生じないようにするためには、各パッファのバッファ長を長くする必要があり、バッファ長を長くすると、ハードウェア規模の増大と消費電力の増大をきたすという問題点があった。

[0010] また、バッファ長を短くする方式としては、複数の入力線と出力線に対して、バッファを共有化する手法が知られているが、この場合には、内部信号処理の高速化又は多ポートメモリが必要になってしまい、 装置規模が大きくなってしまいコストが高くついてしまう。

【0011】従って、本発明は、ATM伝送方式により 複数の入力線からのセルを、所望の一つの出力線に出力 させるATMセルの方路振り分け用スイッチにおいて、 バッファ長を長くせず、また内部処理速度を上昇させな 20 いようにすることを目的とする。

[0012]

【課題を解決するための手段及び作用】図1は、本発明に係るATMセルの方路振り分け用スイッチの構成を概念的に示したもので、本発明では、各入力線に対応してセルを滞留させるバッファを含むスイッチエレメントSW-11~SW-NNと、該バッファに滞留したセル数を監視して該セル数に対する複数の関値と比較し大きい方の関値を越えたバッファから順にセルを読み出す全体読出制御部CNTと、を備えている。

【0013】従って、スイッチエレメントSW-11 ~SW-N Nにそれぞれ含まれたバッファに対応するATMセルが 蓄積されて行く間、全体読出制御部CNT は各バッファに 滞留されているセルの数を絶えず監視しており、その滞留セル数をいくつかの閾値と比較する。

【0014】その結果、全体読出制御部CNT は、大きい方の閾値を越えているバッファから腐にATMセルを読み出すことにより、各バッファのバッファ長を必要以上に長いものを使用せずに済むことになる。

【0015】また、本発明では、上記の場合において、全体読出制御部CNTが、各閾値を越えたパッファが複数個有るとき、それらのパッファ間で順送りでセルを読み出すと共に一つの閾値におけるセルの読出が所定数を越えたときにはその閾値以下の閾値のパッファから少なくとも1回は読出を行うようにすることができ、このような場合には、監視した時点では滞留セル数が少なくても読出を行っている間に滞留セル数が増大し得るパッファの滞留セル数を減少させることができる。

【0016】更に本発明では、上記の場合において、全体統出制御部CNTが、空き状態のバッファを飛ばして競

【0017】更に本発明では、上記の場合において、全体説出制御部CNTが、特定のバッファに対しては、セルの説出頻度に重み付けを行えば、特定の出力線からのATMセルが優先して方路振り分け用されることとなる。 【0018】更に本発明では、上記の場合において、全体読出制御部CNTが、特定のセル挿入要求がある場合に

は、この要求が維持されている期間中、各バッファから 10 の読出を禁止し、出力線に該特定のセルを送出すること もできる。

【0019】更に本発明では、上記の場合において、全体説出制御部CNTが、該出力線へのセル流量制御要求がある場合には、最大の連続有効セル数NMAXを定義し、読み出す連続有効セル数がこの最大値を越えないように読出を禁止することも可能であり、このようにすることにより、各パッファがオーバーフローするというような状態を回避することができる。

[0020]

20 【実施例】図2は、図1に示したスイッチエレメントSW-NN のそれぞれの実施例をSWで総称して示したもので、この実施例では、入力線INHW (ハイウェイ)からのデータを蓄積するバッファ1と、入力線からのATMセルが当該スイッチエレメントSWの出力線OUTHWへ出力すべきセルであるか否かをセル内のヘッダ部から判定するための判定部2と、判定部2からの判定結果によりバッファ1に対して書込アドレス信号WA及び書込イネーブル信号WEを与えると共に書込終了時点で書込バルスWPを出力する書込制御部3と、後述する読出制御信号30 SWCONTにより当該バッファ1からの読出が要求されたと

- SWCONTにより当該パッファ1からの読出が要求されたとき、読出アドレス信号RA及び読出イネーブル信号REをパッファ1に与えると共に読出時に読出パルスRPを発生する読出制御部4と、この読出制御部4からの指示によりパッファ1から読み出したセルを通過させるか又は上方の別のスイッチエレメントからの拡張入力からのセルを通過させるセレクタ(SEL) 5と、書込制御部3からの書込パルスWPによりカウントアップし読出制御部4からの読出パルスRPによりカウントダウンすることによりパッファ1の滯留セル数aをカウント出力するカウンタ6
- 40 と、カウントしたセル数 a を受けてこのセル数 a が複数 の閾値と比べてどの範囲に属するかを判定するためのデコーダ7とで構成されている。尚、デコーダ7の閾値としては、一例として、空きを示すレベルEMPと、EM P以上のレベルX1と、X1より大きいレベルX2とを用いている。また、デコーダ7の出力信号は、a < 1、1 ≤ a < X1、X1≤ a < X2の3つに分けてそれぞれに対応した信号線により出力してもよいし、a < 1、1 ≤ a < X1、X1≤ a < X2、X2≤ a の4つの判定結果を2ビットで出力してもよい。

体読出制御部CNT が、空き状態のパッファを飛ばして読 50 【0021】図3は、図1に示した全体読出制御部CNT

1

の実施例を示したもので、この実施例では、スイッチエ レメントSW-11 ~SW-NN が8個在るものとしてスイッチ エレメントSW-1~SW-8内の各デコーダ7からのパッファ レベルEMP, X1, X2をラッチするラッチ回路11-1 ~11-8と、このラッチ回路11-1~11-8でラッチされたバ ッファレベルを今度はレベルEMP, X1, X2毎にス イッチエレメントSW-1~SW-8を集めてラッチするラッチ 回路120~122と、これらのラッチ回路120~1 22の中からレベルの高い順に読出制御信号SWCONTを発 生するための読出制御信号発生部13と、最も高いレベ 10 制御信号SWCONTは送らないようにする。 ルX2を読み出したときの読出パルスをカウントして発 生部13に対して制御信号を与えるカウンタ14とで構 成されている。

【0022】このように図2及び図3に示した実施例の 動作においては、ATMセルが入力線INHWからスイッチ エレメントSWに入力されると、判定部2においてその セルが当該スイッチエレメントSWを介して出力線OUTH Wから出力されるべきものであるか否かが判定され、そ うでなければ索通りして次のスイッチエレメントで別途 判定されることとなるが、出力線OUTHW から出力される べきものであることが判定されたときには、普込制御部 3から普込アドレス信号WA及び普込イネーブル信号WEか らバッファ1に送られ、バッファ1は入力セルを格納す ると共にこのときに書込制御部3から出力される書込パ ルスWPによりカウンタ6がカウントアップする。

【0023】また、バッファ1の読出は、読出制御信号 SWCONTを受けた読出制御部4が読出アドレス信号RA及び 読出イネーブル信号REをバッファ1に与えることにより 行われ、同じく読出制御部4からの制御を受けたセレク タ5がパッファ1から読み出したセルを通過させること により出力線OUTHW から出力させるが、このとき読出制 御部4からは読出パルスRPがカウンタ6に与えられるの でカウンタ6はカウントダウンされることとなる。

【0024】従って、スイッチエレメントSWのカウン タ6は常に自分のパッファ1の滯留セル数aをカウント 出力することとなり、これをデコーダ7が判別してそれ ぞれのバッファレベルEMP, X1, X2として図3の 全体読出制御部CNT に与えることとなる。

【0025】この全体読出制御部CNT では、各スイッチ ~11-8でラッチし、更に各レベルEMP, X1, X2毎 にラッチ回路120,121,122で各スイッチエレ メントSW-1~SW-8のの滞留セル数aをラッチした上で読 出制御信号発生部13に与える。

【0026】従って、発生部13では、例えば次のよう な処理を行うことができる。Oまず、滞留セル数aが関 値X2を越えているスイッチエレメントが存在するとき には、そのスイッチエレメントを指定するため、8本の 並列信号の内の対応する1本を "H" レベルにする。ま た、かかるスイッチエレメントが複数個存在するときに 50 が全体読出制御部CNT に与えられ、これにより全体読出

は、所定の順序でスイッチエレメントを指定する信号を 出力する。そして、関値X2についてのスイッチエレメ ントのバッファのセル読出を実行した後は、閾値X1に ついても同様にして行う。の但し、例えば閾値X2にお けるセル読出が所定のN1回続いたときには、図3に示 すようにこれをカウントしているカウンタ14からの制 御信号により、その下の閾値X1のいずれかのスイッチ エレメントのパッファからセル読出を行うようにする。 **ゆ空きレベルEMPのバッファについては読出のための**

【0027】このようにして読出制御信号SWCONTが全体 読出制御部CNT から各スイッチエレメントSWに送られ ることになる。

【0028】図4は、一定のスイッチエレメントに重み を付けた場合の実施例を示しており、読出制御信号発生 部13は図3に示したものと同じものを用い、従ってそ の入力信号も閾値EMP, X1, X2毎のスイッチエレ メント群の滞留セル数aとなっている。 但し、この実施 例ではスイッチエレメントSW-1の読出を優先的に行うた 20 め、読出制御信号発生部13にはスイッチエレメントSW -2~SW-8からの滞留セル数が与えられている。

【0029】そして、スイッチエレメントSW-1の滞留セ ル数aはラッチ回路11-1でラッチされ、このラッチ出力 と読出制御信号発生部13からのスイッチエレメントを 指定する読出制御信号SWCONTとがそれぞれANDゲート 15-1~15-8で重み付け信号との論理積がとられる。但 し、この場合、ANDゲート15-1への重み付け信号は反 転して与えられている。

【0030】従って、通常は "H" レベルと "L" レベ 30 ルとが交互になっている重み付け信号がANDゲート15 -1~15-8に与えられると、図5に示すように"L"レベ ル期間AにおいてはANDゲート15-1のみがイネーブル 状態となってスイッチエレメントSW-1の滞留セル数aが 読出制御信号SWCONTとしてスイッチエレメントSW-1に優 先的に出力され、 "H" レベル期間Bにおいてスイッチ エレメントSW-2~SW-8に対する読出制御信号SWCONTが発 生される。

【0031】また、図5に示すようにスイッチエレメン トSW-1の滞留セル数が空のEMPであったときには、図 エレメントSW-1~SW-8の滞留セル数 a をラッチ回路11-1 40 示の期間 A を点線の "L" レベルから実線の "H" レベ ルに変え、スイッチエレメントSW-2~SW-8の滞留セル数 が空のEMPであったときには、図示の期間Bを点線の "H" レベルから実線の "L" レベルに変えることによ り空のスイッチエレメントに対する無駄な読出アクセス 動作を省略することができる。

> 【0032】図6は空セルを含む特別のセルを挿入する **実施例を示したもので、図示のように、或るスイッチエ** レメントSWに特別のセルが発生したとすると、この特 別セルを挿入する期間を規定した特別セル挿入要求信号

制御部CNT は読出制御信号発生部13の出力信号をANDゲートで禁止することができ、この禁止期間中に特別セルがスイッチエレメントSWを通過して出力線へ出力されることとなる。

【0033】図7は、全体読出制御部CNT における出力 線へのセル流量制御要求がある場合の実施例を示したも ので、この実施例では、図3に示した読出制御信号発生 部13からの8ビット並列出力の読出制御信号SWCONTを ORゲート21を介してアップカウンタ22でカウント し最大の連続有効セル数 Nmax でアップカウンタ22の キャリィ出力が発生するように設定しておき、このキャ リィ出力がインバータ23及びANDゲート24を経る ことにより最大の連続有効セル数 Nmax に達したときに は読出制御信号SWCONTをオール"O"にして強制的に読 み出しを禁止させる。尚、カウンタ22のリセットは、 読出制御信号SWCONTを受けるNORゲート25と、この NORゲート25の出力信号と図8のタイムチャートに 示すように 1 セルの読出期間を規定するセルパルスとを 入力するANDゲート26とを介することにより読出制 御信号発生部13からの8ピット並列信号がオール "0" のときに行われることとなる。

[0034]

【発明の効果】以上のように本発明に係るATMセルの方路振り分け用スイッチによれば、各スイッチエレメントにおける各入力線に対応してセルを滞留させるバッファに滞留したセル数を全体読出制御部で監視して該セル数に対する複数の閾値と比較し大きい方の閾値を越えたバッファから順にセルを読み出すように構成したので、一つの出線に出力されるべきセルが滞留している複数のバッファからの読出し制御を効率良く行うことができ、特に、バッファ長が有限のために起こるセルの廃棄を極力避けることができる。また、バースト的に到来するATMセルに対して必要なバッファ長の削減が可能であり

8

ハードウェアの削減・低消**費電**力化を図ることができる。

【図面の簡単な説明】

【図1】本発明に係るATMセルの方路振り分け用スイッチを原理的に示したブロック図である。

【図2】本発明に係るATMセルの方路振り分け用スイッチに用いる各スイッチエレメントの実施例を示したプロック図である。

【図3】本発明に係るATMセルの方路振り分け用スイ 10 ッチに用いる全体読出制御部の実施例を示した図である

【図4】本発明に用いる全体読出制御部の変形例を示し たブロック図である。

【図5】図5の実施例に用いる重み付け用制御信号の波 形図である。

【図6】本発明において特別セルを挿入するときの実施 例を示したブロック図である。

【図7】本発明においてセル流量に制限を設けたときの 全体読出制御部の実施例を示した回路図である。

20 【図8】図7の実施例の動作を説明するためのタイムチャート図である。

【図9】本発明及び従来例のATMクロスコネクト装置の一般的な構成を示したブロック図である。

【図10】ATMクロスコネクト装置に用いられる一般的なVPI変換部の構成を示したブロック図である。

【図11】従来例のATMセルの方路振り分け用スイッチの構成を示したブロック図である。

【符号の説明】

SW-11 ~SW-NN スイッチエレメント

30 CNT 全体読出制御部


INHW 入力線

OUTHW 出力線

図中、同一符号は同一又は相当部分を示す。


【図5】

重み付け用制御信号




【図1】

本発明の原理図




SW-11~SW-NN:スイッチエレメント

【図2】



[図3]


全体院出制御部の実施例



14


【図4】

スイッチエレメントに重みを付けた実施例




[図6]

特別セル挿入時の実施例




【図7】

セル流量に制限を設けた実施例




[图8]

統出制即信号例




[図10]




【図9】

ATMクロスコネクト装置



【図11】

従来のスイッチの構成図



特開平5-14397

20

フロントページの続き

(51) Int. C1.5

識別記号

庁内整理番号 9076-5K

FΙ

H 0 4 Q 11/04

技術表示箇所

E

(72)発明者 近藤 竜一

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 脇坂 孝明

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 須藤 俊之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

BEST AVAILABLE COPY